N位BCD—二進制轉(zhuǎn)換電路VHDL設(shè)計

1、N位BCD二進制轉(zhuǎn)換電路VHDL設(shè)計摘要：本文以四位十進制數(shù)為例，分析了N位BCD-二進制轉(zhuǎn)換算法，并以此算法為根據(jù)，應(yīng)用VHDL語言設(shè)計了一種實現(xiàn)N位BCD-二進制轉(zhuǎn)換的電路。本設(shè)計的根本循環(huán)是將BCD碼表示中各個數(shù)碼往右邊移動一位，每個十進制位的8421表示中權(quán)為1的位的數(shù)碼都移到低1位十進制位的8421表示中重新組合成新的8421表示，而最低一位十進制位的8421表示中權(quán)為1的位的數(shù)碼那么移出8421表示成為二進制表示。關(guān)鍵詞：BCD-二進制轉(zhuǎn)換VHDL移位中圖分類號：TP303文獻標(biāo)識碼：A文章編號：1672-3791202105a-0003-03相當(dāng)大一類的數(shù)字系統(tǒng)的人機交互存在數(shù)據(jù)

2、輸入，使用者習(xí)慣數(shù)據(jù)表達為十進制BCD碼形式，而數(shù)字系統(tǒng)內(nèi)部那么以二進制為方便。所以，在使用VHDL設(shè)計數(shù)字系統(tǒng)時多位BCD-二進制轉(zhuǎn)換電路是必需的。多位BCD-二進制轉(zhuǎn)換電路在各種有人工數(shù)據(jù)輸入的系統(tǒng)，比方：智能儀表、電子秤和數(shù)控機床等數(shù)字系統(tǒng)的設(shè)計中廣泛使用。1N位BCD-二進制轉(zhuǎn)換算法分析下面以四位十進制數(shù)字的BCD-二進制轉(zhuǎn)換為例分析多位BCD-二進制轉(zhuǎn)換算法。四位十進制數(shù)字M的BCD碼表示的一般表達式如下：M：A33A32A31A30A23A22A21A20A13A12A11A10A03A02A01A00其中Aij=0或1，i=0，1，2，3；j=0，1，2，3它表示數(shù)字大小為：M=

3、A33·23+A32·22+A31·21+A30·103+A23·23+A22·22+A21·21+A20·102+A13·23+A12·22+A11·21+A10·101+A03·23+A02·22+A01·21+A00先討論后面兩項之間的變換：A13·23+A12·22+A11·21+A10·101+A03·23+A02·22+A01·21+A00=A13·23+

4、A12·22+A11·21·101+A10·101+A03·23+A02·22+A01·21+A00=A13·22+A12·21+A11·101·2+A10·23+A03·22+A02·21+A01-A10·3·2+A00以上變換是把十進制個位的BCD碼8421表示中的權(quán)為1的這位右移出十進制個位的BCD碼8421表示，而將十進制十位的BCD碼8421表示中的權(quán)為1的這位右移出十進制十位的BCD碼8421表示，進入個位的BCD碼8421

5、表示中重新組成新的個位的BCD碼8421表示：B03·23+B02·22+B01·21+B00=A10·23+A03·22+A02·21+A01-A10·3其中項-A10·3表示：在A10=1時需要減去3用二進制表示是11，在A10=0時那么需要減去0，并且這種運算只在個位的BCD碼8421表示內(nèi)部進行。對更高位做同樣的變換得到表達式如下：M=B33·23+B32·22+B31·21+B30·103+B23·23+B22·22+B21·21+B2

6、0·102+B13·23+B12·22+B11·21+B10·101+B03·23+B02·22+B01·21+B00+B-1·2-1·2這里：B-1=A00，B03·23+B02·22+B01·21+B00=A10·23+A03·22+A02·21+A01-A10·3B13·23+B12·22+B11·21+B10=A20·23+A13·22+A12·21+A11-

7、A20·3B23·23+B22·22+B21·21+B20=A30·23+A23·22+A22·21+A21-A30·3B33·23+B32·22+B31·21+B30=0·23+A33·22+A32·21+A31-0·3其中B33=0。這樣一輪變換表示M的BCD碼表示中各個數(shù)碼往右邊移動一位，每個十進制位的8421表示中權(quán)為1的位的數(shù)碼都移到低1位十進制位的8421表示中重新組合成新的8421表示，新的一輪8421表示與原來一輪8421表示的關(guān)

8、系如上。如果右移1位數(shù)碼表示除以2的話，B-1=A00成為M的最低的1位二進制表示數(shù)碼。重復(fù)一次以上一輪變換得到M的最低2位二進制表示數(shù)碼：C-1=B00，C-2=B-1=A00。這樣重復(fù)16輪變換，依次用Aij，Bij，B-k，Cij，C-k，Gij，G-ki，j=0，1，2，3來表示各輪變換的二進制數(shù)碼，就得到M的二進制表示所有的數(shù)碼。因Gij=0i，j=0，1，2，3，所以，M=G-1·2-1+G-2·2-2+G-3·2-3+G-16·2-16·216=G-1·215+G-2·214+G-3·213+G-16

9、。G-16=A00，G-15=B00，G-1=F00。2N位BCD-二進制轉(zhuǎn)換電路原理框圖以四位十進制數(shù)字為例，N位BCD-二進制轉(zhuǎn)換電路原理框圖如圖1所示。A15.0是四位十進制數(shù)的BCD輸入，ck是移位時鐘，ret為復(fù)位，共有四個BCD-bit單元。每個單元負責(zé)一位BCD數(shù)碼的移位和減3或減0操作。轉(zhuǎn)換過程是先并行輸入四位十進制數(shù)的BCD碼，然后復(fù)位。奇次時鐘到來時移位，偶次時鐘到來時4個單元各自進行減3或減0。每移位一次有一位二進制數(shù)碼進入移位存放器bit-shift單元，經(jīng)過了32個時鐘，16次移位完成整個轉(zhuǎn)換過程。3BCD-bit單元VHDL代碼LIBRARYieee；USEieee

10、.std_logic_1164.ALL；ENTITYbcd_bitISPORTck：INSTD_LOGIC；a：INSTD_LOGIC_VECTOR3DOWNTO0；b：INSTD_LOGIC；ret：INSTD_LOGIC；c：OUTSTD_LOGIC；c3：OUTSTD_LOGIC_VECTOR3DOWNTO0；ENDbcd_bit；ARCHITECTUREoneOFbcd_bitISsignalt：std_logic；signalq，c1，c2：std_logic_vector3downto0；BEGINcPROCESSck，retBEGINifret='0'thente

11、lsifck'eventandck='1'thentendif；ENDPROCESS；PROCESSck，ret，a-移位BEGINifret='0'thenc1elsifck'eventandck='1'thenift='0'thenc13elsec1endif；endif；ENDPROCESS；PROCESSc1-減3或0BEGINCASEc1ISWHEN"0000"=>c2WHEN"0001"=>c2WHEN"0010"=>c2WH

12、EN"0011"=>c2WHEN"0100"=>c2WHEN"0101"=>c2WHEN"0110"=>c2WHEN"0111"=>c2WHEN"1000"=>c2WHEN"1001"=>c2WHEN"1010"=>c2WHEN"1011"=>c2WHEN"1100"=>c2WHEN"1101"=>c2WHEN"1110"=>c2WHEN"1111"=>c2WHENOTHERS=>c2ENDCASE；ENDPROCESS；END；4仿真結(jié)果本設(shè)計用QuartusII仿真，功能正確。典型仿真結(jié)果如圖2圖4所示。在圖2中，復(fù)位后，經(jīng)過了32個時鐘，16次移位完成整個轉(zhuǎn)換過程。在圖3中，7896轉(zhuǎn)換成00011110110