xilinx-FPGA的配置設(shè)計(jì)

第6章FPGA的下載配置電路設(shè)計(jì),內(nèi)容提要,本章介紹了Xilinx公司的FPGA下載配置模式，Virtex-系列器件下載配置流程、模式和電路設(shè)計(jì)，Altera公司的下載電纜的結(jié)構(gòu)和下載模式，Altera公司的下載電纜的配置電路設(shè)計(jì)，Altera公司的配置芯片和配置芯片構(gòu)成的配置電路設(shè)計(jì)。,知識(shí)要點(diǎn)：,下載配置模式下載配置流程下載電纜配置芯片配置電路設(shè)計(jì),教學(xué)建議:,本章的重點(diǎn)是掌握Xilinx公司和Altera公司的FPGA器件的下載配置電路設(shè)計(jì)。建議學(xué)時(shí)數(shù)為4學(xué)時(shí)。注意區(qū)分Xilinx公司和Altera公司的FPGA器件的下載配置電路設(shè)計(jì)的不同點(diǎn)。注意同一公司，不同下載模式的下載配置電路的設(shè)計(jì)也是不同的。注意不同型號(hào)的配置芯片使用方法以及配置電路的設(shè)計(jì)，多個(gè)器件配置電路的連接方法。本章給出了一些典型的設(shè)計(jì)例，學(xué)習(xí)中可以通過(guò)改變器件型號(hào)和配置模式，進(jìn)行配置電路設(shè)計(jì)的練習(xí)，加深對(duì)問(wèn)題的理解。,6.1Xilinx的FPGA下載配置電路設(shè)計(jì),6.1.1XilinxFPGA的下載配置模式針對(duì)不同的器件類型和應(yīng)用場(chǎng)合，Xilinx公司為其FPGA系列產(chǎn)品提供了多種下載配置模式，如下所示：,1.JTAG模式,JTAG模式是基于IEEE1149.1和IEEE1532的下載配置模式，通過(guò)TDI（數(shù)據(jù)輸入）、TDO（數(shù)據(jù)輸出）、TMS（測(cè)試模式）和TCK（測(cè)試時(shí)鐘）等四根信號(hào)線實(shí)現(xiàn)FPGA的下載與配置。在JATG模式中需要其他可編程微控制器的支持。,2.Parallel模式,Parallel模式僅支持Virtex系列和Spartan系列器件，通過(guò)8bit的并行數(shù)據(jù)下載，實(shí)現(xiàn)FPGA的高速配置。Parallel模式的配置時(shí)鐘CCLK由FPGA外部提供。,3.MasterSerial模式,MasterSerial模式支持Xilinx公司的所有FPGA產(chǎn)品。MasterSerial模式通過(guò)讀取串行PROM的數(shù)據(jù)，實(shí)現(xiàn)FPGA的在線配置。在MasterSerial模式中必須使用Xilinx公司專用的PROM。MasterSerial模式的配置時(shí)鐘CCLK源于FPGA內(nèi)部。,4.SlaveSerial模式,SlaveSerial模式支持Xilinx公司的所有FPGA產(chǎn)品。SlaveSerial模式類似于MasterSerial模式，但其配置時(shí)鐘CCLK由FPGA外部提供。在SlaveSerial模式中需要其他可編程微控制器支持。,5.MasterSelectMAP模式,MasterSerialMAP模式支持Virtex-等FPGA產(chǎn)品。MasterSerialMAP模式通過(guò)讀取串行PROM的數(shù)據(jù)，實(shí)現(xiàn)FPGA的在線配置。在MasterSelectMAP模式中必須使用Xilinx公司專用的PROM。MasterSerialMAP模式的配置時(shí)鐘CCLK源于FPGA內(nèi)部。,6.SlaveSelectMAP模式,SlaveSelectMAP模式支持Virtex-等FPGA產(chǎn)品。SlaveSelectMAP模式類似于MasterSerialMAP模式，但其配置時(shí)鐘CCLK由FPGA外部提供。在SlaveSelectMAP模式中需要其他可編程微控制器的支持。,6.1.1XilinxFPGA的下載配置模式,Xilinx公司提供兩種PROM對(duì)其FPGA系列產(chǎn)品進(jìn)行在線配置。其中，XC1800系列PROM可多次擦寫(xiě)，支持JTAG在線編程。XC1700系列PROM為一次性編程器件，不支持JTAG在線編程。使用第三方編程器對(duì)Xilinx公司的PROM系列產(chǎn)品進(jìn)行下載配置時(shí)，需要對(duì)FPGA設(shè)計(jì)文件進(jìn)行格式轉(zhuǎn)換。在同一個(gè)FPGA的下載配置電路中，為了滿足不同應(yīng)用要求，可以通過(guò)改變FPGA的M2、M1和M0管腳連接，實(shí)現(xiàn)FPGA下載配置模式的切換，即利用同一下載配置電路可以實(shí)現(xiàn)多種下載配置模式。,在實(shí)際應(yīng)用中，使用嵌入式下載配置方式，可以節(jié)約成本和簡(jiǎn)化PCB板設(shè)計(jì)。嵌入式下載配置利用微處理器或其他可編程控制器件，對(duì)FPGA產(chǎn)品進(jìn)行下載配置。在嵌入式下載配置過(guò)程中，M2、M1、M0引腳端應(yīng)設(shè)置為JTAG、SlaveSerial或SlaveSelectMAP模式，下載配置的數(shù)據(jù)可以存放在Xilinx公司專用PROM或其他存儲(chǔ)器件中。當(dāng)M2、M1、M0設(shè)置為SlaveSerial模式時(shí)，通過(guò)控制PROGB引腳端，可以實(shí)現(xiàn)FPGA的重新配置。當(dāng)M2、M1、M0設(shè)置為SlaveSelectMAP模式時(shí)，通過(guò)控制PROGB、RDWRB和CSB引腳端，可以實(shí)現(xiàn)FPGA的重新配置和部分配置。,6.1.2Virtex-系列器件下載配置電路設(shè)計(jì),Xilinx公司不同類型的FPGA器件下載配置模式不完全相同，下面以Virtex-系列器件為例說(shuō)明Xilinx公司的FPGA的下載配置設(shè)計(jì)過(guò)程。,Virtex-系列器件的下載配置流程,Virtex-系列器件的下載配置流程如圖6.1.1所示，主要包括：（1）PowerUp（加電）PowerUp是Virtex-系列器件的加電過(guò)程。其中，內(nèi)核電壓VCCINT1.5V，IOBank4的VCCO和VCCAUX的供電電壓應(yīng)大于1.5V。（2）ClearConfigurationMemory（清配置存儲(chǔ)器）清配置存儲(chǔ)器的觸發(fā)條件是將PROGB引腳端置低，并保持低電平大于300ns。FPGA的所有與配置無(wú)關(guān)的引腳端將保持3態(tài)，INIT-B和DONE引腳端為低電平。,（3）初始化將INIT-B引腳端置為高電平，采樣模式控制引腳端（SampleModePins），并讀入M2、M1和M0。如果在初始化過(guò)程中保持INIT-B為低電平，可以延遲配置數(shù)據(jù)的下載過(guò)程。MasterSerial/MasterSelectMAPCCLKBegins（MasterSerial/MasterSelectMAP模式CCLK啟動(dòng)）。（4）LoadConfigurationDataFrames（下載配置數(shù)據(jù)）在配置數(shù)據(jù)的下載過(guò)程中，將對(duì)配置數(shù)據(jù)進(jìn)行CRC校驗(yàn)（CRCCorrect）。如果CRC出現(xiàn)錯(cuò)誤，INIT-B引腳端將被重新置為低電平，并終止器件的啟動(dòng)過(guò)程。,（5）器件啟動(dòng)（Start-Up）Virtex-系列器件的器件啟動(dòng)順序可以在軟件中改動(dòng)，其默認(rèn)的啟動(dòng)順序是：釋放DONE引腳端；將GTS置低，激活所有1O引腳端；將GWE置位，釋放所有的RAM和邏輯單元；將EOS置位。,圖6.1.1Virtex-系列器件的下載配置流程,Virtex-系列器件下載配置模式設(shè)置,Virtex-系列器件支持“MasterSerialProgrammingMode”、“MasterSelectMAPProgrammingMode”“SlaveSerialProgrammingMode”“SlaveSelectMAPProgrammingMode”“JTAG/BoundaryScanProgrammingMode”。設(shè)置Virtex-系列器件的M2、M1、M0引腳端狀態(tài)，可以確定下載配置模式，如表6.1.1所示。,表6.1.2Virtex-系列器件與下載配置電路有關(guān)的引腳端,3.Virtex-系列器件的下載配置電路設(shè)計(jì),（1）Virtex-下載配置端在Virtex-系列器件中與下載配置電路有關(guān)的引腳端如表6.1.2所示。應(yīng)注意的是：Virtex-系列器件中與下載配置有關(guān)的引腳端，有一部分是專用引腳端，另一部分是可以作為用戶1O的復(fù)用引腳端?？紤]到設(shè)計(jì)的穩(wěn)定性，建議不使用這部分復(fù)用引腳端。,（2）Virtex-加電要求為保證Virtex-系列器件的正常加電，Xilinx公司在Virtex-數(shù)據(jù)手冊(cè)中規(guī)定：VCCINT、VCCAUX和Vcco的加電過(guò)程既不應(yīng)快于1ms，也不應(yīng)慢于50ms。Virtex-加電過(guò)程中的最小電流要求不同型號(hào)是不同的，設(shè)計(jì)時(shí)需要根據(jù)具體的型號(hào)設(shè)計(jì)下載配置電路。VCCINT、VCCAUX和Vcco的加電順序沒(méi)有具體要求。一般，在保證VCCINT和Vcco的電氣參數(shù)情況下，采用先VCCINT后Vcco的加電順序，將提高FPGA系統(tǒng)的使用穩(wěn)定性。,（3）Virtex-下載配置電路設(shè)計(jì)設(shè)計(jì)過(guò)程中，首先應(yīng)該熟悉下載配置引腳端和Virtex-加電要求，然后依據(jù)選定的下載配置模式進(jìn)行下載配置電路設(shè)計(jì)。Xilinx公司針對(duì)不同類型的FPGA器件提供了相應(yīng)的下載配置電路，XIlinx公司提供的Virtex-系列器件下載配置電路如圖6.1.2圖6.1.9所示。,圖6.1.2為使用SystemACE（SystemAdvancedConfigurationEnvironment）配置Virtex-的下載配置電路，電路利用ACEController（ACE微控制器）和ACECompactFlash完成Virtex-的下載配置。圖6.1.3為使用CPLD和PROM配置Virtex-的下載配置電路圖6.1.4為使用EPROM配置Virtex-的下載配置電路。圖6.1.5為MasterSerialMode配置電路。圖6.1.6為Master/SlaveSerialMode配置電路。圖6.1.7為MasterSelectMAPProgrammingMode配置電路。圖6.1.8為SlaveSelectMAPMode配置電路。圖6.1.9為JTAGMode配置電路。,圖6.1.2使用SystemACE配置Virtex-的下載配置電