數(shù)字電路基礎(chǔ)清華數(shù)字第五版閻石課件-第三章-清華

數(shù)字電子技術(shù)基礎(chǔ)（第五版）教學(xué)課件清華大學(xué)閻石王紅,聯(lián)系地址：清華大學(xué)自動(dòng)化系郵政編碼：100084電子信箱：wang_hong聯(lián)系電話：(010)62792973,補(bǔ)：半導(dǎo)體基礎(chǔ)知識(shí),半導(dǎo)體基礎(chǔ)知識(shí)（1）,本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。常用：硅Si，鍺Ge,兩種載流子,半導(dǎo)體基礎(chǔ)知識(shí)（2）,雜質(zhì)半導(dǎo)體N型半導(dǎo)體多子：自由電子少子：空穴,半導(dǎo)體基礎(chǔ)知識(shí)（2）,雜質(zhì)半導(dǎo)體P型半導(dǎo)體多子：空穴少子：自由電子,半導(dǎo)體基礎(chǔ)知識(shí)（3）,PN結(jié)的形成空間電荷區(qū)（耗盡層）擴(kuò)散和漂移,半導(dǎo)體基礎(chǔ)知識(shí)（4）,PN結(jié)的單向?qū)щ娦酝饧诱螂妷?半導(dǎo)體基礎(chǔ)知識(shí)（4）,PN結(jié)的單向?qū)щ娦酝饧臃聪螂妷?半導(dǎo)體基礎(chǔ)知識(shí)（5）,PN結(jié)的伏安特性,正向?qū)▍^(qū),反向截止區(qū),反向擊穿區(qū),K:波耳茲曼常數(shù)T:熱力學(xué)溫度q:電子電荷,第三章門電路,3.1概述,門電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門、與非門、或門,門電路中以高/低電平表示邏輯狀態(tài)的1/0,獲得高、低電平的基本原理,高/低電平都允許有一定的變化范圍,正邏輯：高電平表示1，低電平表示0負(fù)邏輯：高電平表示0，低電平表示1,3.2半導(dǎo)體二極管門電路半導(dǎo)體二極管的結(jié)構(gòu)和外特性（Diode）,二極管的結(jié)構(gòu)：PN結(jié)+引線+封裝構(gòu)成,P,N,3.2.1二極管的開關(guān)特性：,高電平：VIH=VCC低電平：VIL=0,VI=VIHD截止，VO=VOH=VCCVI=VILD導(dǎo)通，VO=VOL=0.7V,二極管的開關(guān)等效電路：,二極管的動(dòng)態(tài)電流波形：,3.2.2二極管與門,設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7V,規(guī)定3V以上為1,0.7V以下為0,3.2.3二極管或門,設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7V,規(guī)定2.3V以上為1,0V以下為0,二極管構(gòu)成的門電路的缺點(diǎn),電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路,3.3CMOS門電路3.3.1MOS管的開關(guān)特性,一、MOS管的結(jié)構(gòu),S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底,金屬層,氧化物層,半導(dǎo)體層,PN結(jié),以N溝道增強(qiáng)型為例：,以N溝道增強(qiáng)型為例：當(dāng)加+VDS時(shí)，VGS=0時(shí)，D-S間是兩個(gè)背向PN結(jié)串聯(lián)，iD=0加上+VGS，且足夠大至VGSVGS(th),D-S間形成導(dǎo)電溝道（N型層）,開啟電壓,二、輸入特性和輸出特性,輸入特性：直流電流為0，看進(jìn)去有一個(gè)輸入電容CI，對(duì)動(dòng)態(tài)有影響。輸出特性：iD=f(VDS)對(duì)應(yīng)不同的VGS下得一族曲線。,漏極特性曲線（分三個(gè)區(qū)域）,截止區(qū)恒流區(qū)可變電阻區(qū),漏極特性曲線（分三個(gè)區(qū)域）,截止區(qū)：VGS109,漏極特性曲線（分三個(gè)區(qū)域）,恒流區(qū)：iD基本上由VGS決定，與VDS關(guān)系不大,漏極特性曲線（分三個(gè)區(qū)域）,可變電阻區(qū)：當(dāng)VDS較低（近似為0），VGS一定時(shí)，這個(gè)電阻受VGS控制、可變。,三、MOS管的基本開關(guān)電路,四、等效電路,OFF，截止?fàn)顟B(tài)ON，導(dǎo)通狀態(tài),五、MOS管的四種類型,增強(qiáng)型耗盡型,大量正離子,導(dǎo)電溝道,3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理,一、電路結(jié)構(gòu),二、電壓、電流傳輸特性,三、輸入噪聲容限,結(jié)論：可以通過提高VDD來提高噪聲容限,3.3.3CMOS反相器的靜態(tài)輸入和輸出特性,一、輸入特性,二、輸出特性,二、輸出特性,3.3.4CMOS反相器的動(dòng)態(tài)特性,一、傳輸延遲時(shí)間,二、交流噪聲容限三、動(dòng)態(tài)功耗,三、動(dòng)態(tài)功耗,3.3.5其他類型的CMOS門電路,一、其他邏輯功能的門電路,1.與非門2.或非門,帶緩沖極的CMOS門,1、與非門,帶緩沖極的CMOS門,2.解決方法,二、漏極開路的門電路（OD門）,三、CMOS傳輸門及雙向模擬開關(guān),1.傳輸門,2.雙向模擬開關(guān),四、三態(tài)輸出門,三態(tài)門的用途,雙極型三極管的開關(guān)特性（BJT,BipolarJunctionTransistor）,3.5TTL門電路3.5.1半導(dǎo)體三極管的開關(guān)特性,一、雙極型三極管的結(jié)構(gòu)管芯+三個(gè)引出電極+外殼,基區(qū)薄低摻雜,發(fā)射區(qū)高摻雜,集電區(qū)低摻雜,以NPN為例說明工作原理：,當(dāng)VCCVBBbe結(jié)正偏,bc結(jié)反偏e區(qū)發(fā)射大量的電子b區(qū)薄，只有少量的空穴bc反偏，大量電子形成IC,二、三極管的輸入特性和輸出特性三極管的輸入特性曲線（NPN）,VON：開啟電壓硅管，0.50.7V鍺管，0.20.3V近似認(rèn)為:VBE0.7V以后，基本為水平直線,特性曲線分三個(gè)部分放大區(qū)：條件VCE0.7V,iB0,iC隨iB成正比變化，iC=iB。飽和區(qū)：條件VCE0,VCE很低，iC隨iB增加變緩，趨于“飽和”。截止區(qū)：條件VBE=0V,iB=0,iC=0,ce間“斷開”。,三、雙極型三極管的基本開關(guān)電路,只要參數(shù)合理：VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T導(dǎo)通，VO=VOL,工作狀態(tài)分析：,圖解分析法：,四、三極管的開關(guān)等效電路,截止?fàn)顟B(tài),飽和導(dǎo)通狀態(tài),五、動(dòng)態(tài)開關(guān)特性,從二極管已知，PN結(jié)存在電容效應(yīng)。在飽和與截止兩個(gè)狀態(tài)之間轉(zhuǎn)換時(shí)，iC的變化將滯后于VI，則VO的變化也滯后于VI。,六、三極管反相器,三極管的基本開關(guān)電路就是非門實(shí)際應(yīng)用中，為保證VI=VIL時(shí)T可靠截止，常在輸入接入負(fù)壓。,參數(shù)合理？VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T截止，VO=VOL,例3.5.1：計(jì)算參數(shù)設(shè)計(jì)是否合理,5V,-8V,3.3K,10K,1K,=20VCE(sat)=0.1V,VIH=5VVIL=0V,例3.5.1：計(jì)算參數(shù)設(shè)計(jì)是否合理,將發(fā)射極外接電路化為等效的VB與RB電路,當(dāng)當(dāng)又因此，參數(shù)設(shè)計(jì)合理,3.5.2TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)設(shè),二、電壓傳輸特性,二、電壓傳輸特性,二、電壓傳輸特性,需要說明的幾個(gè)問題：,三、輸入噪聲容限,3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性,例：扇出系數(shù)（Fan-out），試計(jì)算門G1能驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載。,輸入,輸出,3.5.4TTL反相器的動(dòng)態(tài)特性,一、傳輸延遲時(shí)間1、現(xiàn)象,二、交流噪聲容限,（b）負(fù)脈沖噪聲容限,（a）正脈沖噪聲容限,當(dāng)輸入信號(hào)為窄脈沖，且接近于tpd時(shí)，輸出變化跟不上，變化很小，因此交流噪聲容限遠(yuǎn)大于直流噪聲容限。,三、電源的動(dòng)態(tài)尖峰電流,2、動(dòng)態(tài)尖峰電流,3.5.5其他類型的TTL門電路,一、其他邏輯功能的門電路1.與非門,2.或非門,3.與或非門,4.異或門,二、集電極開路的門電路,1、推拉式輸出電路結(jié)構(gòu)的局限性輸出電平不可調(diào)負(fù)載能力不強(qiáng)，尤其是高電平輸出輸出端不能并聯(lián)使用OC門,2、OC門的結(jié)構(gòu)特點(diǎn),OC門實(shí)現(xiàn)的線與,三、三態(tài)輸出門（ThreestateOutputGate,TS）,三態(tài)門的用途,一、高速系列74H/54H（High-SpeedTTL）電路的改進(jìn)(1)輸出級(jí)采用復(fù)合管（減小輸出電阻Ro）(2)減少各電阻值2.性能特點(diǎn)速度提高的同時(shí)功耗也增加,2.4.5TTL電路的改進(jìn)系列（改進(jìn)指標(biāo)：),二、肖特基系列74S/54S（SchottkyTTL）,電路改進(jìn)采用抗飽和三極管用有源泄放電路代替74H系列中的R3減小電阻值2.性能特點(diǎn)速度進(jìn)一步提高，電壓傳輸特性沒有線性區(qū)，功耗增大,三、低功耗肖特基系列74LS/54LS（Low-PowerSchottky