大規(guī)模集成電路-09ppt課件

大規(guī)模集成電路 張俊 LSI設(shè)計流程 2 需求 需求分析 需求規(guī)格 系統(tǒng)設(shè)計 系統(tǒng)體系結(jié)構(gòu)設(shè)計 系統(tǒng)規(guī)格 軟件規(guī)格 硬件規(guī)格 軟件設(shè)計 C 功能設(shè)計 RTL 邏輯設(shè)計 GATE 版圖設(shè)計 可測性設(shè)計 GDS TESTPattern 制造 測試 封裝 本講的內(nèi)容 3 1功能 邏輯驗證概要2功能 邏輯驗證方式3高位綜合與驗證4驗證方式的比較 第九講功能 邏輯驗證 SystemLSI的驗證 4 HostCPU DMAC Memory EmbeddedCPU DataInput DataOutput ExternalMemory MemI O HostI O MPEGDecoder 例 SetTopBoxSystem 1 功能驗證 HW SW的單體功能驗證 HW SW接口的驗證 時序驗證 系統(tǒng)整體功能驗證2 性能驗證 總線負載 處理性能 畫質(zhì) 音質(zhì)等的驗證 軟硬件協(xié)調(diào)驗證 SystemLSI驗證的問題點 5 1 設(shè)計的大規(guī)?；?超過1000萬的電路規(guī)模問題 驗證工具無法支持 驗證速度太慢 無法按時交貨對策 將系統(tǒng)分割驗證 提高驗證模型 設(shè)計層次的抽象化水平 使用高速但高價的驗證工具 增加驗證資源 人力 硬件等 SystemLSI驗證的問題點 6 2 設(shè)計的復雜化例 多個CPU 多種類IP 復雜總線的LSI構(gòu)成問題 創(chuàng)建測試模式難度大 測試遺漏等對策 采用遺漏較少的測試方法 形式驗證 導入驗證指標 驗證覆蓋范圍 3 開發(fā)周期的縮短化例 驗證時間占LSI開發(fā)周期的70 問題 LSI開發(fā)的后期工程再發(fā)現(xiàn)設(shè)計錯誤的話 必然會導致設(shè)計返工及驗證時間的延長對策 導入系統(tǒng)級驗證 從而在較高抽象度水平進行早期驗證 利用已得到充分驗證的IP 不同設(shè)計階段的驗證 7 算法級設(shè)計 體系結(jié)構(gòu)設(shè)計 軟件設(shè)計 RTL設(shè)計 Gate設(shè)計 版圖設(shè)計 芯片制造 裝置組裝 算法驗證 體系結(jié)構(gòu)驗證 包含HW SW協(xié)調(diào)驗證 RTL驗證 門級驗證時序分析 版圖驗證 芯片驗證 組裝驗證 基于HDL驗證 基于C C 驗證 HW SW協(xié)調(diào)驗證 設(shè)計抽象度與驗證速度 8 設(shè)計抽象度 驗證速度 時序精度的權(quán)衡 設(shè)計抽象度 驗證速度 時序精度 高 快 低 低 慢 高 抽象度 EDA工具 抽象度 9 抽象度指驗證模型功能 構(gòu)造 通信方法 時間概念等信息的詳細程度 驗證模型的抽象度水平由設(shè)計階段及目的決定 從硬件模塊M1向模塊M2寫數(shù)據(jù)的例子 本講的內(nèi)容 10 1功能 邏輯驗證概要2功能 邏輯驗證方式 1 Simulation方式 2 Emulation方式 3 形式驗證方式 4 HW SW協(xié)調(diào)驗證方式3高位綜合與驗證4驗證方式的比較 第九講功能 邏輯驗證 功能 邏輯驗證方式的分類 11 HW SW協(xié)調(diào)驗證方式 HW驗證方式 SW驗證方式 HW功能驗證的分類 12 本講的內(nèi)容 13 1功能 邏輯驗證概要2功能 邏輯驗證方式 1 Simulation方式 2 Emulation方式 3 形式驗證方式 4 HW SW協(xié)調(diào)驗證方式3高位綜合與驗證4驗證方式的比較 第九講功能 邏輯驗證 EventDrivenSimulation 14 只對電路中有信號變化的部分進行運算及信號傳播的手法 參考 時輪 TimeWheel 方式 15 在順序執(zhí)行的計算機上進行并行處理及時間概念相關(guān)處理時 時輪方式作為事件管理方法被廣泛應(yīng)用 假定G1 G2 G3 G4的延遲為1ns 配線延遲為0 輸入a b c為0 1ns后c變?yōu)? 3ns后a變?yōu)? 如右圖所示向時輪登錄事件 事件按 1 2 3 4 的次序登錄 再被順序執(zhí)行 CycleBasedSimulation 16 將寄存器 FF 間組合電路的邏輯抽出并簡化 反復執(zhí)行組合電路運算處理及寄存器值更新處理的驗證方式 RTL Netlist 邏輯綜合 CycleBasedSimulator 靜態(tài)時序解析 延遲驗證 Sim 以同步電路為對象 由于對組合電路進行簡化 驗證速度比事件驅(qū)動方式要高出1到2個數(shù)量級 CycleBasedSimulation例 17 EventDrivenSimulator CycleBasedSimulator 電路以邏輯單元來表現(xiàn) 事件及延遲的管理比較復雜 從HDL描述中抽出電路構(gòu)造 簡化 f a b c d 無法反應(yīng)延遲 參考 靜態(tài)時序解析 STA 18 基于傳統(tǒng)門級仿真器的邏輯 延遲同時驗證非常慢 將邏輯驗證與時序解析分離 靜態(tài)時序解析 邏輯功能驗證 具備專用驗證引擎的仿真器 19 硬件模擬器不使用一般用途的計算機 而是帶有仿真專用處理器的仿真器 實際芯片 RealChip 仿真器驗證對象的一部分已以LSI的形式存在的話 對其LSI施加實際信號 其余部分與仿真器連接進行整個系統(tǒng)的仿真驗證 參考 隨機驗證 20 僅僅以硬件描述語言來描述驗證科目對應(yīng)的驗證模式 對于復雜驗證對象 很難提高驗證覆蓋率 而且 相比較人所想定的驗證模式 沒有想到的驗證模式更加重要 因此 以驗證模式描述語言 1生產(chǎn)隨機的驗證模式并按照隨機時序輸入的驗證方式被提出 即所謂隨機驗證 隨機驗證有利于在早期階段提高驗證覆蓋率 作為縮短硬件驗證周期的技術(shù)已變得越來越重要 1 e語言 PSL語言 PropertySpecificationLanguage SCV SystemVerilog等 本講的內(nèi)容 21 1功能 邏輯驗證概要2功能 邏輯驗證方式 1 Simulation方式 2 Emulation方式 3 形式驗證方式 4 HW SW協(xié)調(diào)驗證方式3高位綜合與驗證4驗證方式的比較 第九講功能 邏輯驗證 Emulator 22 Emulator 將作為驗證對象的電路寫入FPGA 使其以接近實際芯片狀態(tài)進行工作的驗證方式 參考 InCircuitEmulator ICE 23 可從外部觀察處理器動作的工具 Break 基于指定的條件中止程序執(zhí)行的功能 RealtimeTrace 不中止處理器運行 可觀察執(zhí)行歷史記錄的功能 評價芯片 目標芯片 具備調(diào)試功能的接口 EmulationMemory 用可讀寫存儲器代替ROM 參考 PrototypingBoard 24 將CPU等事先確定好的已得到充分驗證部分做成評價板 再將待測試的用戶電路寫入FPGA的驗證方式 本講的內(nèi)容 25 1功能 邏輯驗證概要2功能 邏輯驗證方式 1 Simulation方式 2 Emulation方式 3 形式驗證方式 4 HW SW協(xié)調(diào)驗證方式3高位綜合與驗證4驗證方式的比較 第九講功能 邏輯驗證 形式驗證 26 規(guī)格 測試模式 設(shè)計 規(guī)格 Property 設(shè)計 規(guī)格 設(shè)計 與參考值是否一致 是否滿足Property 是否等價 針對某個輸入來驗證設(shè)計是否滿足規(guī)格 針對可證明Property的所有輸入來驗證設(shè)計是否滿足規(guī)格 針對所有輸入來驗證設(shè)計是否與規(guī)格一致 形式驗證 組合電路的等價驗證 27 將邏輯轉(zhuǎn)換為共同的表現(xiàn)形式 再進行比較以確定是否等價 netlist netlist RTL VS VS 邏輯表現(xiàn)形式 邏輯表現(xiàn)形式 邏輯表現(xiàn)形式 比較 比較 形式驗證 BDD 邏輯表現(xiàn)形式的例 28 BDD的性質(zhì) 輸入變量順序相同并且邏輯等價時 BDD的形狀一定相同 輸入變量順序變化時 BDD的形狀及大小也變化 不擅長表現(xiàn)乘法 XOR 組合電路等價驗證系統(tǒng)的效果 29 RTL netlist IfAthenifBthenF C elseF D ElseF E 比較 RTL NET 的一致判定 邏輯式的等價判定 形式驗證工具 仿真結(jié)果的比較 以前的方法 驗證時間2個小時沒有遺漏 驗證時間15天驗證不充分 形式驗證 Property驗證 30 HDL Property 讀入 Property驗證 結(jié)果 反例 生成違反規(guī)格的測試模式 SafetyProperty 一定發(fā)生什么 絕對不發(fā)生什么 例如 A一定小于100 A和B絕對不同時為0 LivenessProperty 滿足某個條件時一定發(fā)生什么 例如 當A 1時B一定等于0 Property驗證 1 將驗證科目以Property的形式描述 2 從HDL描述中抽出有限狀態(tài)機 3 探索所有的狀態(tài)空間 檢查是否與Property描述一致 等價驗證 TheoremProver 31 算法描述 數(shù)學模型化 基于邏輯簡單化 歸納法及項目替代的等價證明 本講的內(nèi)容 32 1功能 邏輯驗證概要2功能 邏輯驗證方式 1 Simulation方式 2 Emulation方式 3 形式驗證方式 4 HW SW協(xié)調(diào)驗證方式3高位綜合與驗證4驗證方式的比較 第九講功能 邏輯驗證 HW SW協(xié)調(diào)驗證的效果 33 HW SW協(xié)調(diào)驗證的抽象度 34 本講的內(nèi)容 35 1功能 邏輯驗證概要2功能 邏輯驗證方式 1 Simulation方式 2 Emulation方式 3 形式驗證方式 4 HW SW協(xié)調(diào)驗證方式3高位綜合與驗證4驗證方式的比較 第九講功能 邏輯驗證 高位綜合的驗證問題 36 C RTL 高位綜合 算法級驗證 C語言調(diào)試的印象 高速 但無時序信息 RTL驗證 HDL仿真驗證的印象 包含邏輯及時序信息 但速度很慢 驗證精度 驗證時間上存在很大差異 時鐘級驗證模型 37 C RTL 高位綜合 算法級驗證 C語言調(diào)試的印象 高速 但無時序信息 RTL驗證 HDL仿真驗證的印象 包含邏輯及時序信息 但速度很慢 時鐘精度的HW驗證 系統(tǒng)級的性能評估 HW SW的I F時序驗證 時鐘級驗證 時鐘級驗證模型 高速化 追加 高位綜合的調(diào)試問題 38 綜合導致寄存器 運算器的共享 數(shù)據(jù)通道與FSM的分離 必須具備C代碼層次的調(diào)試功能 代溝 C語言與RTL的對應(yīng)非常復雜 RTL仿真的調(diào)試非常困難 高位綜合后的調(diào)試功能例 Cyber 39 C代碼顯示功能 將FSM上現(xiàn)在狀態(tài)的位置置換顯示為C代碼的行位置 C變量值顯示功能 將數(shù)據(jù)通道上寄存器的值置換顯示為C代碼的變量 本講的內(nèi)容 40 1功能 邏輯驗證概要2功能 邏輯驗證方式 1 Simulation方式 2 Emulation方式 3 形式驗證方式 4 HW SW協(xié)調(diào)驗證方式3高位綜合與驗證4驗證方式的比較 第九講功能 邏輯驗證 驗證工具的處理速度 41 描述抽象度 算法級驗證 RTL驗證 門級驗證 1 10 100 幾十萬 幾千萬 幾億 驗證時鐘數(shù) Macro設(shè)計 芯片設(shè)計 系統(tǒng)設(shè)計 SOC HDLSimulator NetlistSimulator CycleBasedSimulator CSimulator HardwareSimulator Emulator C Simulator FP