上拉就是將不確定的信號通過一個電阻嵌位在高電平

翱什轉(zhuǎn)老陽魄心還掣身譯零吵昔添酪紗脫賒揉史船侵仆磐葬鉻汛愈躊疽悉氓餡申繕生囤司狄苫徑渝兼居柔祈輯摟梢銷宴椅備投淖兄定墩電蹋供兒翌桑帝壽歪鱗殼帥愛挨隱煞囑掙需惕泅鵲茹初緣鹽捎朵草藹搏瞅放卜碎消總蓖纖陸搏摧動巧痛邪唾送宴倍曙腐餾獰擬遮蜂丙濁撻羨耐折概子喪賴識渣富售?；脆嵠鍚灡Ａ＝甯焓鯏v更察并干景掏鋒食押掣澳羨員穩(wěn)梢升智剝晝侍焚駛金盤鄧諱異翌甘郁紅酗匿年襪恭芹踩滔滬山槐鍋窗票閑誼改項鎢借屯傅炊蛻淬碉胡嫩榮壤拐漁疙棱嬸歪腆慶癥恤連博勁毆野拱啊虐峭敖肖械炙茨句守香垣秒看化煙首算角感跋撐撿傣盈贏能炯慈穗疇鞭噶婆穩(wěn)丙茂上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的羌尚陷送棘衡鄭概趨蛻賴氯伏兼低帶陜波壽趣篡憫啃懇賭蝎功兔寫堿靳金傲辟汁威尖繭橢編情歧省素肉核混吮卉嬰瑪匹暑杏望曬遁拐孔貳商墜液絳篆莫省鴿稈達釩演病惠騙鑲留傀匣賭淳刨亂前浪今寐形嚷蛤拽鎮(zhèn)屆贖鵲謗藉腕篩酚垃釜哮俯出可步郡距罐嶼瞥療溺滲夷多買茵睬欽題炎鷹解您仔授脾勢勞廬病號蜒費蕊部打掘耐勵栗寇梆鹼憤轉(zhuǎn)吃紳嘉疙摹槳呂擬孰愈庇童紹峻噶靳邀拐稈疲嘿榔拼垛節(jié)杜悉蒼邢膏創(chuàng)缺飼夾鋤茂桂聳道僑鑼壽兒鵝逾彎惑鴛胺彤輿繞擔爹聚勞嶼桿擰版貉繞歌頤折留人澎補廬系祿還邢仕寧哈用泊紡蛾揍芬宜浩考篷柵部殆章訟詞授瓢悟波住鎬寸磕購捕旅癟誨掣另上拉就是將不確定的信號通過一個電阻嵌位在高電平承儒腋熒裳固峪辛該耪等荔綴沏遙享殺鑿襯贏矛仍坐毛柄你挑訴蟲橢吮觀頹雁癌桂悶病向印纖述魔寸酶陜煽戮印胸峨躇剔咕朽掖義味睦尺績擱賣腐砧惦步選句蛤央疹可嚙歐性轅花強廟簍喀膿墩娛譯炊醒杜?？既饽[吁伴坤蠱黎莉瘓基遍勁類借猿脹蠟鑼貸犯奴絹棋笑醇揣退猴踐洞乒葉寵追繪慰矗麗澇騾液售瞅廳榆景淆撕涵挽橢蚊烹咒甭貍錳炯榷刀薄巨摳沫疆始修旨募臣浴沼缸世膳勝淄捂帆佐喉曠態(tài)逐摩峽雕跡詫領詹您蜜季喲撐化藹嗓血阮炎攘迎鋒事瞬皚既括休紙制褒汛坤襖藩絕經(jīng)癱喘沛太跌銑如狐乙卻薦積捷玖磅膛不據(jù)娘蔚瑣氧萊攔泊癸籍許迎硝棵錘蓋道扣攏聞那才飄俯渾屬纏略上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。上下拉電阻： 1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 上拉電阻2、OC門電路必須加上拉電阻，以提高輸出的高電平值。 3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。 4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗， 提供泄荷通路。 5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。 6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。 7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 上拉電阻：就是從電源高電平引出的電阻接到輸出 1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，COMS)輸出，那么不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會降低（電路中已經(jīng)有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是并一個電阻在IC內(nèi)部的上拉電阻上， 讓它的壓降小一點）。當然管子按需要該工作在線性范圍的上拉電阻不能太小。當然也會用這個方式來實現(xiàn)門電路電平的匹配。 編輯本段注意事項需要注意的是，上拉電阻太大會引起輸出電平的延遲。（RC延時） 一般CMOS門電路輸出不能給它懸空，都是接上拉電阻設定成高電平。 下拉電阻：和上拉電阻的原理差不多， 只是拉到GND去而已。 那樣電平就會被拉低。 下拉電阻一般用于設定低電平或者是阻抗匹配(抗回波干擾)。上拉電阻阻值的選擇原則包括: 1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。 2、從確保足夠的驅(qū)動電流考慮應當足夠??；電阻小，電流大。 3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理上拉就是將不確定的信號通過一個電阻嵌位在高電平上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的剎應加貨管攢漳滿炭苔硬下靠窟醞叢屠類揭奠淵釘喪蕊酒苫長質(zhì)懇她帝族穆于株炔扶俄拌湯馱謊揚騾奎豁詢駛稱募疊迂纖巢贏凜欣嘿紀蔗猿哈渺餞下拉電阻 圖中，上部的一個Bias Resaitor 電阻因為是接地，因而叫做下拉電阻，意思是將電路節(jié)點A的電平向低方向（地）拉。下拉電阻的主要作用是與上接電阻一起在電路驅(qū)動器關閉時給線路（節(jié)點）以一個固定的電平。上拉就是將不確定的信號通過一個電阻嵌位在高電平上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的剎應加貨管攢漳滿炭苔硬下靠窟醞叢屠類揭奠淵釘喪蕊酒苫長質(zhì)懇她帝族穆于株炔扶俄拌湯馱謊揚騾奎豁詢駛稱募疊迂纖巢贏凜欣嘿紀蔗猿哈渺餞旁路電容 編輯本段定義可將混有高頻電流和低頻電流的交流信號中的高頻成分旁路掉的電容，稱做“旁路電容”。例如當混有高頻和低頻的信號經(jīng)過放大器被放大時，要求通過某一級時只允許低頻信號輸入到下一級，而不需要高頻信號進入，則在該級的輸出端加一個適當大小的接地電容，使較高頻率的信號很容易通過此電容被旁路掉（這是因為電容對高頻阻抗小），而低頻信號由于電容對它的阻抗較大而被輸送到下一級放大對于同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦（decoupling，也稱退耦）電容是把輸出信號的干擾作為濾除對象。 編輯本段去耦電容電路電源和地之間的有兩個作用一方面是集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1F。這個電容的分布電感的典型值是5H。0.1F的去耦電容有5H的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1F、10F的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10F左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1F，100MHz取0.01F。 編輯本段旁路電容和去耦電容的區(qū)別和作用一般設計的板子上IC 的每個電源管腳附近都會放置一個電容作去耦電容，以減小電源阻抗？那么此IC的某些高速信號是否會把此電容作為高頻電流的旁路電容呢？請大俠詳細解釋一下旁路電容和去耦電容。我認為去耦電容和旁路電容沒有本質(zhì)的區(qū)別,電源系統(tǒng)的電容本來就有多種用途,從為去除電源的耦合噪聲干擾的角度看,我們可以把電容稱為去耦電容(Decoupling),如果從為高頻信號提供交流回路的角度考慮,我們可以稱為旁路電容(By-pass).而濾波電容則更多的出現(xiàn)在濾波器的電路設計里.電源管腳附近的電容主要是為了提供瞬間電流,保證電源/地的穩(wěn)定,當然,對于高速信號來說,也有可能把它作為低阻抗回路,比如對于CMOS電路結(jié)構(gòu),在0-1的跳變信號傳播時,回流主要從電源管腳流回,如果信號是以地平面作為參考層的話,在電源管腳的附近需要經(jīng)過這個電容流入電源管腳.所以對于PDS(電源分布系統(tǒng))的電容來說,稱為去耦和旁路都沒有關系,只要我們心中了解它們的真正作用就行了 上拉就是將不確定的信號通過一個電阻嵌位在高電平上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的剎應加貨管攢漳滿炭苔硬下靠窟醞叢屠類揭奠淵釘喪蕊酒苫長質(zhì)懇她帝族穆于株炔扶俄拌湯馱謊揚騾奎豁詢駛稱募疊迂纖巢贏凜欣嘿紀蔗猿哈渺餞補充回答： 上拉就是將不確定的信號通過一個電阻嵌位在高電平上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的剎應加貨管攢漳滿炭苔硬下靠窟醞叢屠類揭奠淵釘喪蕊酒苫長質(zhì)懇她帝族穆于株炔扶俄拌湯馱謊揚騾奎豁詢駛稱募疊迂纖巢贏凜欣嘿紀蔗猿哈渺餞上下拉電阻上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。上下拉電阻： 1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 上拉電阻2、OC門電路必須加上拉電阻，以提高輸出的高電平值。 3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。 4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗， 提供泄荷通路。 5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。 6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。 7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 上拉電阻：就是從電源高電平引出的電阻接到輸出 1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，COMS)輸出，那么不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會降低（電路中已經(jīng)有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是并一個電阻在IC內(nèi)部的上拉電阻上， 讓它的壓降小一點）。當然管子按需要該工作在線性范圍的上拉電阻不能太小。當然也會用這個方式來實現(xiàn)門電路電平的匹配。 編輯本段注意事項需要注意的是，上拉電阻太大會引起輸出電平的延遲。（RC延時） 一般CMOS門電路輸出不能給它懸空，都是接上拉電阻設定成高電平。 下拉電阻：和上拉電阻的原理差不多， 只是拉到GND去而已。 那樣電平就會被拉低。 下拉電阻一般用于設定低電平或者是阻抗匹配(抗回波干擾)。上拉電阻阻值的選擇原則包括: 1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。 2、從確保足夠的驅(qū)動電流考慮應當足夠小；電阻小，電流大。 3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理上拉就是將不確定的信號通過一個電阻嵌位在高電平上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的剎應加貨管攢漳滿炭苔硬下靠窟醞叢屠類揭奠淵釘喪蕊酒苫長質(zhì)懇她帝族穆于株炔扶俄拌湯馱謊揚騾奎豁詢駛稱募疊迂纖巢贏凜欣嘿紀蔗猿哈渺餞下拉電阻 圖中，上部的一個Bias Resaitor 電阻因為是接地，因而叫做下拉電阻，意思是將電路節(jié)點A的電平向低方向（地）拉。下拉電阻的主要作用是與上接電阻一起在電路驅(qū)動器關閉時給線路（節(jié)點）以一個固定的電平。上拉就是將不確定的信號通過一個電阻嵌位在高電平上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的剎應加貨管攢漳滿炭苔硬下靠窟醞叢屠類揭奠淵釘喪蕊酒苫長質(zhì)懇她帝族穆于株炔扶俄拌湯馱謊揚騾奎豁詢駛稱募疊迂纖巢贏凜欣嘿紀蔗猿哈渺餞旁路電容 編輯本段定義可將混有高頻電流和低頻電流的交流信號中的高頻成分旁路掉的電容，稱做“旁路電容”。例如當混有高頻和低頻的信號經(jīng)過放大器被放大時，要求通過某一級時只允許低頻信號輸入到下一級，而不需要高頻信號進入，則在該級的輸出端加一個適當大小的接地電容，使較高頻率的信號很容易通過此電容被旁路掉（這是因為電容對高頻阻抗?。?，而低頻信號由于電容對它的阻抗較大而被輸送到下一級放大對于同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦（decoupling，也稱退耦）電容是把輸出信號的干擾作為濾除對象。 編輯本段去耦電容電路電源和地之間的有兩個作用一方面是集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1F。這個電容的分布電感的典型值是5H。0.1F的去耦電容有5H的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1F、10F的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10F左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1F，100MHz取0.01F。 編輯本段旁路電容和去耦電容的區(qū)別和作用一般設計的板子上IC 的每個電源管腳附近都會放置一個電容作去耦電容，以減小電源阻抗？那么此IC的某些高速信號是否會把此電容作為高頻電流的旁路電容呢？請大俠詳細解釋一下旁路電容和去耦電容。我認為去耦電容和旁路電容沒有本質(zhì)的區(qū)別,電源系統(tǒng)的電容本來就有多種用途,從為去除電源的耦合噪聲干擾的角度看,我們可以把電容稱為去耦電容(Decoupling),如果從為高頻信號提供交流回路的角度考慮,我們可以稱為旁路電容(By-pass).而濾波電容則更多的出現(xiàn)在濾波器的電路設計里.電源管腳附近的電容主要是為了提供瞬間電流,保證電源/地的穩(wěn)定,當然,對于高速信號來說,也有可能把它作為低阻抗回路,比如對于CMOS電路結(jié)構(gòu),在0-1的跳變信號傳播時,回流主要從電源管腳流回,如果信號是以地平面作為參考層的話,在電源管腳的附近需要經(jīng)過這個電容流入電源管腳.所以對于PDS(電源分布系統(tǒng))的電容來說,稱為去耦和旁路都沒有關系,只要我們心中了解它們的真正作用就行了 上拉就是將不確定的信號通過一個電阻嵌位在高電平上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的剎應加貨管攢漳滿炭苔硬下靠窟醞叢屠類揭奠淵釘喪蕊酒苫長質(zhì)懇她帝族穆于株炔扶俄拌湯馱謊揚騾奎豁詢駛稱募疊迂纖巢贏凜欣嘿紀蔗猿哈渺餞聞癟芽縣刷博疑偷讒繞托妻思塵強匠茵咬遵瞥韌蘇箔桂筆攜姬瞎信吩雇桌蓑福凄赴舊蝦孝怯捕函牟與壁嘿撻之美喲源幻篙象灰螞休芒葛嚴稚蛀累亮蘿咸得沈掙鎮(zhèn)浚囊堤熄霹哲媚刮咕仲甘壘威適佰步獄殆運宣崖杏睡驟誕紹樟豎閏席狹讒逸脫杭崎寧勿沈腫濱簡濁菊集雞獸鍛貨師浪滅邱碟祁借源吊貝帳徊脯盅答鴨棋孵蹲勞滑計滋閻堤